Modifica il valore della variabile Makefile all'interno del corpo del target

Question

C'è un modo per riassegnare il valore della variabile Makefile all'interno del corpo del target?

Quello che sto cercando di fare è di aggiungere alcune bandiere in più per la compilazione di debug:

%.erl: %.beam 
    $(ERLC) $(ERLFLAGS) -o ebin $< 

test: clean debug_compile_flag compile compile_test 

debug_compile: 
    $(ERLCFLAGS) += -DTEST 

Quindi, se invoco prova obiettivo Vorrei ripulire il mio ambiente, aggiungere alcuni nuovi flag (come -DESTRO a quelli esistenti), compila l'intero codice ancora una volta (prime fonti, quindi moduli di test).

Non voglio copiare/incollare il codice per la compilazione con alcuni nuovi flag impostati poiché c'è molta logica messa qua e là.

C'è un modo semplice per ridefinire il valore della variabile in modo da poter riutilizzare il codice esistente?

Answer 1

Edit: Come spiegato da Beta nella other answer, è possibile.

---

No. Non c'è modo di farlo nel Makefile. È tuttavia possibile modificare il valore di una variabile sulla riga di comando make. Se si riscrive il vostro Makefile come segue:

ERLCFLAGS += $(ERLCFLAGSADDED) 

%.erl: %.beam 
    $(ERLC) $(ERLCFLAGS) -o ebin $< 

test: clean compile compile_test 

Quindi, è possibile richiamare make per eseguire i test utilizzando:

make ERLCFLAGSADDED=-DTEST test 

Answer 2

sì, c'è un modo semplice per farlo, e senza rieseguire fare. Utilizzare un target-specific variable value:

test: clean debug_compile 

debug_compile: ERLCFLAGS += -DTEST 
debug_compile: compile compile_test; 

Answer 3

Un'altra risposta è qui: Define make variable at rule execution time.

Per i più pigri, si può avere regole come le seguenti (FLAG e DEBUG sono le mie variabili):

.DBG: 
    $(eval FLAG += $(DEBUG)) 

Answer 4

Volevo aggiungere un target in un makefile per eseguire test, che implicava la ricompilazione del codice sorgente con alcune bandiere di debug. La risposta di Ian: https://stackoverflow.com/a/15561911/ è stata l'unica soluzione che ha funzionato.

Ecco il Makefile mi è venuta, che garantisce l'ordine di esecuzione durante l'esecuzione make tests:

TARGET  = a.out 

CC   = g++ 
GENERIC_F = -Wall -Wextra -I. -Idoctest/doctest/ 

CFLAGS  = -O0 -std=c++11 $(GENERIC_F) 
DEBUG_MODE = -DDEBUG 

LINKER  = g++ 
LFLAGS  = $(GENERIC_F) -lm 

SRCDIR  = src 
OBJDIR  = build 
BINDIR  = bin 

SOURCES = $(wildcard $(SRCDIR)/*.cc) 
INCLUDES = $(wildcard $(SRCDIR)/*.h) 
OBJECTS = $(SOURCES:$(SRCDIR)/%.cc=$(OBJDIR)/%.o) 
rm   = rm -f 

.PHONY: clear_screen tests extend_cflags 

$(BINDIR)/$(TARGET): $(OBJECTS) $(INCLUDES) 
    $(LINKER) $(OBJECTS) $(LFLAGS) -o $@ 
    @echo -e "Linking complete!\n" 

$(OBJECTS): $(OBJDIR)/%.o : $(SRCDIR)/%.cc $(INCLUDES) 
    @mkdir -p $(OBJDIR) $(BINDIR) 
    $(CC) $(CFLAGS) -c $< -o $@ 
    @echo -e "Compiled "$<" successfully!\n" 

.PHONY: clean 
clean: 
    @$(rm) $(OBJECTS) 
    @echo "Cleanup complete!" 

.PHONY: remove 
remove: clean 
    @$(rm) $(BINDIR)/$(TARGET) 
    @echo "Executable removed!" 

clear_screen: 
    @clear 

extend_cflags: 
    $(eval CFLAGS += $(DEBUG_MODE)) 

tests: | remove extend_cflags $(BINDIR)/$(TARGET) clear_screen 
    @$(BINDIR)/$(TARGET)