2015-06-09 15 views
14

Il gioco recente TIS-100 è incentrato su un'architettura macchina piuttosto interessante, in cui la CPU è costituita da "nodi" che possono comunicare ai loro vicini adiacenti. Purtroppo non riesco a trovare un link ufficiale al manuale di riferimento per la discussione pubblica, ma in sintesi, ogni nodo supporta un ISA molto semplice, ma eseguito sullo stesso orologio in parallelo. Ogni nodo ha due registri, un registro ACC e un registro secondario BCK. Il manuale di riferimento dice che la CPU è stata progettata per l'elaborazione del flusso.Analogico mondo reale a TIS-100

Mi è sembrato un progetto piuttosto interessante e potenzialmente utile. Questo tipo di architettura è usato nel mondo reale? Sembra un mix tra processori a clock e FPGA.

+0

Ho pensato che suonasse come un [MasPar] (https://en.wikipedia.org/wiki/MasPar) o forse il predecessore di Goodyear. – dlamblin

risposta

10

Questo sembra essere un mix semplificato di diverse architetture reali di diversi secoli. Il set di istruzioni di ciascun nodo è simile a un 8051 semplificato degli anni '80. I nodi TIS-100 hanno un registro ACC e BCK e l'8051 utilizza un registro A & D. Il registro A è nella maggior parte delle istruzioni e il registro D, proprio come il registro BCK può essere utilizzato solo in alcuni rari casi.

Anche posizionare molti nodi piuttosto semplici in una griglia 2D con porte di comunicazione verso i loro vicini è qualcosa che è stato fatto. Questo è solitamente chiamato CPU Manycore. Un esempio potrebbe essere Tilera. Tuttavia, i core della CPU utilizzati in così tanti core sono più semplici delle attuali CPU ad alte prestazioni, ma non così semplici come il nodo TIS-100. (o 8051) Un altro esempio potrebbe essere lo Adapteva Epiphany IV.

+0

Mi è sembrato più simile a [Transputer] (https://en.wikipedia.org/wiki/Transsputer#Links) rispetto a Tilera. – Flexo

11

È possibile controllare il processore GreenArrays' GA144. Sono 144 processori molto piccoli in una griglia rettangolare completa di datalink ad alta velocità tra i nodi che funzionano proprio come i TIS-100. Ogni nodo è un processore F18A con 64 parole di RAM a 18 bit (e 64 di ROM) che esegue Forth più o meno in modo nativo. Tutti gli I/O sono collegati ai nodi sul bordo, quindi per svolgere il lavoro devi spingere i dati in rete.

E 'stato progettato da Chuck Moore, che ha inventato Forth, utilizzando un software di chip che ha progettato e scritto da solo, in Forth, utilizzando un sistema di sviluppo che ha progettato e scritto da solo, in Forth, che gira su un sistema operativo che progettato e scritto da solo, in Forth ...

Vedere this link per una revisione e revisione meno formale, incluso un simulatore (in Haskell).

+0

Peccato che il simulatore non sia scritto anche in Forth ;-) – DSimon

Problemi correlati