Confronto tra FPGA e design ASIC

Question

Ho una domanda fondamentale. Ho prodotto alcune immagini FPGA per alcune applicazioni multimediali e ora vorrei confrontare i miei risultati con quelli di implementazione ASIC dello stesso algoritmo in termini di prestazioni & area. Ho sentito che una tale comparazione non ha senso dal momento che confronta un po 'le mele e le arance. Ma ho sentito parlare della metrica di equivalenza Gate, non posso usare questo per ragioni di confronto?

Grazie

Answer 1

L'equivalenza metrica porta potrebbe arrivare entro un ordine di grandezza - se questo è abbastanza buono per voi? Il problema è che un LUT a 4 ingressi può implementare un singolo gate AND, o una complessa funzione a 4 input che rappresenta diverse porte. Oppure (in un chip Xilinx) può essere un registro a scorrimento con 16 bit di memoria al suo interno. E ha una flipflop collegata alla sua uscita (con segnali di controllo e simili ... altri pochi cancelli). E se hai usato la memoria di blocco o i blocchi DSP, sono ancora più difficili da quantificare.

Quando dici di voler confrontare le prestazioni e l'area, intendi davvero "costo"? Si tratta di un prodotto potenziale con milioni di unità vendute o "solo" poche decine di migliaia? ASIC NRE è grande!

È possibile ottimizzare il design FPGA anche a costi, il che potrebbe essere sufficiente, a seconda dei volumi. Ad esempio, un progetto di elaborazione delle immagini eseguito in modo tradizionale può essere 10 volte più grande di uno progettato per l'utilizzo FPGA seriamente piccolo, con prestazioni applicative simili ... se sai cosa stai facendo :)

Answer 2

Come è stato sottolineato, gli equivalenti di gate sono solo una stima approssimativa e non sono così accurati per determinare l'area in un ASIC. Ci sono diversi modi in cui puoi andare a scoprire come il tuo progetto si esibirebbe (e costerebbe) in un ASIC. Probabilmente hai usato un HDL (VHDL o Verilog) per implementare il tuo design. Se si ha accesso a uno strumento di sintesi come il Design Compiler (DC) di Synopsys, è possibile utilizzarlo con una delle librerie del fornitore ASIC fornite per determinare l'area. È anche possibile utilizzarlo per generare una netlist post-sintesi, a livello di gate che è possibile utilizzare nella simulazione per determinare le prestazioni. DC fornirà anche informazioni sui tempi di percorso critici, ecc. Che possono essere utilizzati anche per calcolare le prestazioni.

Tuttavia, la corrente continua è un prodotto molto costoso ed è probabile che siano stati utilizzati strumenti forniti dal produttore FPGA per sintetizzare il design HDL. Potresti contattare un fornitore ASIC e chiedere loro di analizzare il tuo progetto per determinare le prestazioni della dimensione & (probabilmente utilizzerebbero DC - dovresti essere disposto a consegnare il tuo HDL a loro). Potrebbero essere inclini a farlo per vincere la tua attività. Ma come è stato sottolineato, i NRE ASIC sono molto costosi, quindi, a meno che non si disponga di un prodotto ad alto volume, probabilmente non ha senso spostare il proprio progetto su un ASIC.