2013-02-22 14 views
5

Ho pensato di creare uno strumento synthesis basato su hardware dedicato per accelerare lo sviluppo di un RTL.È possibile creare un sintetizzatore basato su HW per RTL?

  1. Esistono piattaforme basate su HW che sintetizzano RTL?
  2. Si può approximatly stimare quanto velocemente è a confrontare Synopsis strumento

L'idea è di rendere sorta di bootstrap di VHDL/Verilog/sintetizzatore netlist, una piattaforma che fa una grande macchina a stati implementati in HW che sensibilizzare tutto il RTL (Writing a compiler in its own language mostra l'idea vicina per il mondo SW).

+0

Buona domanda ... Ma se fosse fattibile, potresti comprarlo subito dalle aziende FPGA, con lì FPGA su di esso? Almeno, c'è bisogno del mercato! – vermaete

+1

Un'ottima idea. Quasi tutte le fasi possono essere efficientemente parallelizzate - sintesi (almeno livello di modulo), mappa, luogo e rotta. Anche se non è chiaro se farlo su un cluster semplice non sarà più facile. –

risposta

3

Come sempre, quando la domanda presuppone "lo fanno in hardware", la risposta deve essere sempre "spettacolo che colli di bottiglia l'hardware risolverà e come". Fino a quando non comprenderete il problema abbastanza bene da rispondere a questa domanda in più di un modo per strofinarlo, è tutta una congettura.

Come un altro ha notato - se fosse ragionevole (finanziariamente), c'è un mercato abbastanza grande di ingegneri frustrati che aspettano che la sintesi completi che sarebbe già lì.

Se è solo per un progetto di divertimento, poi certo, hanno a questo :)

+1

+ Destra. Per prima cosa fallo nel software. Quindi [* aggiusta i bewilliker *] (http://stackoverflow.com/a/927773/23771). Quindi ti rimane la parte che impiega più tempo e vedi se potrebbe essere eseguita in hardware speciale. –

1

Questa è un'idea molto interessante, e per rispondere alla tua prima domanda Sono abbastanza sicuro che non ci sono i prodotti esistenti come questo disponibile in commercio .

Dovresti sapere che gli strumenti di sintesi sono estremamente complessi. Creare quello che vuoi sarà molto lavoro, direi che anche uno studio di fattibilità (che, tra le altre domande, dovrebbe rispondere alla tua seconda domanda) sarebbe sufficiente per una tesi di master.

Come Martin ha detto che ci sono tonnellate di ingegneri frustrati là fuori con progetti che richiedono ore per sintetizzare (io sono uno di loro!). Ancora gli strumenti di sintesi di Altera e Xilinx utilizzano molto male il processore a sei core del mio computer, specialmente se non eseguo alcuna partizione di progettazione. Questo mi porta a credere che parallelizzare il processo di sintesi non sia facile, anche se tendo a sopravvalutare gli ingegneri delle grandi aziende.

+0

Non sono sicuro che tu abbia sovrastimato (tutti) gli ingegneri di grandi aziende, solo che le grandi aziende si preoccupano * di più * di altre cose (finora ...) –

2

Ecco un recente thesis sull'argomento e l'autore ha scritto anche book. Dato il costo dello sviluppo dell'hardware, questo probabilmente non è pratico oggi.

Problemi correlati