quando dovrei usare _mm_sfence _mm_lfence e _mm_mfence

Question

Ho letto la "Guida di ottimizzazione Intel per l'architettura Intel".

Tuttavia, ho ancora idea di quando dovrei usare _mm_sfence() _mm_lfence() _mm_mfence()

Qualcuno potrebbe darmi la spiegazione?

Answer 1

Caveat: Non sono esperto in questo. Sto ancora cercando di imparare da solo. Ma poiché nessuno ha risposto negli ultimi due giorni, sembra che gli esperti sulle istruzioni della barriera di memoria non siano abbondanti. Quindi, ecco la mia comprensione ...

Intel è un sistema di memoria weakly-ordered. Ciò significa che il programma può eseguire

array[idx+1] = something 
idx++ 

ma la modifica idx può essere globalmente visibile (ad esempio per thread/processi in esecuzione su altri processori) prima della modifica matrice. Inserendo sfence tra le due istruzioni si assicurerà l'ordine di invio delle scritture all'FSB.

Nel frattempo, un altro processore gestisce

newestthing = array[idx] 

potrebbe essere memorizzata nella cache della memoria per gamma e ha una copia stantio, ma ottiene la versione aggiornata IDX a causa di una cache miss. La soluzione è utilizzare lfence in anticipo per garantire la sincronizzazione dei carichi.

This article o this article possono dare una migliore informazioni

Answer 2

Ecco la mia comprensione, si spera accurato e abbastanza semplice da dare un senso:

(Itanium) Architettura IA64 permette di memoria di lettura e scrittura per essere eseguito in qualsiasi ordine, quindi l'ordine della memoria cambia dal punto di vista di un altro processore non è prevedibile a meno che non si utilizzino le recinzioni per far rispettare le scritture complete in un ordine ragionevole.

Da qui in poi, sto parlando di x86, x86 è fortemente ordinato.

Su x86, Intel non garantisce che un archivio fatto su un altro processore sarà sempre immediatamente visibile su questo processore. È possibile che questo processore abbia eseguito il carico (letto) in maniera speculativa abbastanza presto per non perdere l'archivio dell'altro processore (scrittura).

Le istruzioni di lettura/modifica/scrittura bloccate sono completamente coerenti sequenzialmente, quindi raramente è necessario utilizzare le fence su x86. Per questo motivo, in generale, gestisci già le operazioni di memoria dell'altro processore perché un xchg o cmpxchg bloccato lo sincronizzeranno.

Per quanto ne so, lfence drena la coda di caricamento della memoria e attende che la pipeline dell'unità di carico finisca qualsiasi operazione in corso. mfence va oltre e attende tutte le letture e le scritture di memoria, sfence fa lo stesso per solo i negozi (e svuota il combinatore di scrittura).

In sostanza, lfence scarta qualsiasi carico eseguito in modo speculativo.Carichi che potrebbero essere stati precedentemente eseguiti in modo speculativo verranno riemessi. in pratica lo sfence è il minimo necessario, di solito non è necessario se non si usa la memoria di combinazione di scrittura, cosa che si fa raramente se non si è uno sviluppatore in modalità kernel (driver).

Quindi, per riassumere, gli algoritmi che utilizzano istruzioni bloccate come xchg, o xadd o cmpxchg, ecc, funzioneranno senza recinti perché l'istruzione bloccata (nella maggior parte dei casi) fa tutto per sincronizzare. Qualsiasi codice ingannevole e privo di blocco che (per esempio) ha percorsi di codice in uscita che non usano quelle istruzioni di blocco potrebbe aver bisogno di lfence da qualche parte per evitare di perdere un negozio fatto da un altro processore. Il codice che è permaloso è raro e non è una buona pratica, ma potrebbe essere necessario in percorsi di codice estremamente caldi.